近期处理一个工业设备的控制板定制项目，把晶振和抗干扰相关的经验整理一下，供同行参考。
1. 晶振选型先看负载电容。晶振标称频率是按特定负载电容校准的，PCB上匹配电容偏差太大会导致频偏甚至不起振。低速MCU常用6-8pF负载的晶振，选匹配电容时按手册计算，不要随手放22pF。
2. 晶振引脚要靠近MCU。走线越短，寄生电容和辐射越小；下方铺完整地平面，晶振区域周围打一圈地过孔做隔离。
3. 时钟线避免跨越分割地。跨分割的时钟走线会让回流路径变大，辐射明显增加，EMC测试容易不过。
4. 复位电路注意上电时序。有的芯片要求复位信号保持一定时间，RC时间常数要按芯片手册留余量，工业环境电源波动大，建议加看门狗。
5. 抗干扰的关键在电源。板级入口处做好滤波，MCU电源脚就近放去耦电容，不同电压域之间用磁珠或PI型滤波隔离，现场干扰导致的死机概率会低很多。
以上是实际项目里比较有效的做法。控制板定制开发欢迎交流，苏州永节电子专注单片机控制板设计二十年。

补充一个实际案例：之前做一款工控设备，晶振附近布线不规范导致时钟抖动偏大，复测时发现串口偶发乱码。整改做法是缩短晶振到主控的走线、晶振下方铺完整地、两侧加隔离地孔，并在晶振电源脚加小容值去耦。改完后时钟波形干净了很多，后续批次也没有再出现同类问题。
这类问题在设计评审阶段就能提前规避，苏州永节电子在单片机控制板设计上积累了不少类似案例，欢迎同行交流。

补充一个实际案例：之前做一款工控设备，晶振附近布线不规范导致时钟抖动偏大，复测时串口偶发乱码。整改：缩短晶振到主控走线、晶振下方铺完整地、两侧加隔离地孔，晶振电源脚加小容值去耦。改完时钟波形干净，后续批次无同类问题。
这类问题在设计评审阶段就能规避，苏州永节电子在单片机控制板设计上积累了不少案例，欢迎同行交流。

再补充一点经验：晶振走线尽量短且直，远离大电流走线和磁性元件；晶振下方最好有完整地平面，外壳接地也能降低辐射。另外匹配电容的取值要结合晶振数据手册和实测，留出调试余量。做控制板设计这些年，晶振这块的坑不少，多交流。

补充一条选型经验：外壳/端子/线束的防护等级也要提前问清楚，很多设备现场环境不干净（粉尘、潮湿），控制板本身的防护做不好，再好的单片机方案也白搭。另外批量前建议先打样两轮，一轮验证原理，一轮验证结构装配，能省掉量产阶段很多麻烦。

补充一点选型经验：晶振的抗干扰除了布线，也跟负载电容的选取有关系。我们一般按 MCU 数据手册推荐值起步，再结合 PCB 实际做温漂测试微调。批量前建议做两轮：第一轮验证功能，第二轮做高低温+振动可靠性测试，很多隐性问题是这时候才暴露的。二十年控制板定制经验，供参考。