我需要用VHDL在ISE中建立一个IP核——双口的寄存器，宽度16bit,深度就3，有输入输出两个时钟。实现16bit并行输入，串行输出

我自己编了个，感觉逻辑很混乱，也不知道从那改
希望能有熟悉VHDL的人，帮我写一个程序
谢谢了